本文摘要：摘要：雷達高速數字電路模塊(基于VPX總線)的高速數字接口測試過程中，針對出現的高速數字信號質量不理想的問題，分析了該現象出現的原因并最終提出了保證測試過程中高速信號的信號完整性的解決方案：在高速信號連接電路設計中避免出現多個終端輸出;實驗結果表明，高速
摘要：雷達高速數字電路模塊(基于VPX總線)的高速數字接口測試過程中，針對出現的高速數字信號質量不理想的問題，分析了該現象出現的原因并最終提出了保證測試過程中高速信號的信號完整性的解決方案：在高速信號連接電路設計中避免出現多個終端輸出;實驗結果表明，高速信號接口單一輸出端的高速信號質量相比多個輸出端的信號質量有明顯改善，信號誤碼率優化了e10倍;通過眼圖測量，信號速率為1.25Gbps時單一輸出端的高速信號眼高為8.9uW，眼寬為730ps，多個輸出端的信號已經無法形成眼圖;驗證了高速數字信號測試時為了保證信號完整性應避免出現多個終端輸出的正確性。
關鍵詞：高速數字信號;信號完整性;誤碼率;眼圖
0引言
現今雷達對龐大數據傳輸性能的要求越來越高，高速數字電路在雷達上的應用非常普遍，VPX總線引入高速串行總線替代了傳統的低速并行總線，數據傳輸效率大大提高。常用的基于VPX總線的高速數字電路接口包括RapidIO、Serdes等，接口種類多，數量多，并設計后插板將高速信號引出。高速信號的測試與低速信號測試相比，信號自身的頻率高，并且高速信號邊沿的諧波信號相較于信號自身的頻率更高，信號跳變處的快速變化容易發生信號失真的現象，包含了高速信號的上升沿和下降沿，會引發非預期的信號傳輸問題，因而在高速信號測試種需要針對信號完整性問題進行研究和分析。
在對被測信號進行測試時，信號完整性表征的是信號經由傳輸線傳遞后狀態變化情況，信號完整性良好表示傳輸后保持原來的邏輯關系，并且，能夠實現電路中預期的響應。常見的信號完整性異常情況包括欠沖、過沖、阻尼振蕩等故障，輸入的信號發生異常的跳變，引發畸形信號進一步傳輸和儲存，從而導致對信號進行測試時可能在錯誤的信號跳變處對信號數據進行了采集，導致測試結果異�；蛘哂行y試數據的丟失，最終導致測試系統性能下降，在信號惡化嚴重的情況下，將使得測試系統無法正常工作[15]。
對這些高速數字電路模塊的測試既需要測試前板至VPX背板的信號，也需要測試從后插板引出的高速信號，所以測試板也配備相應的后插板[6]。若測試模塊在同一個槽位既設計了測試被測模塊背板上的信號也設計了將測試前板的信號引出到后插線板，就出現了測試模塊背板上的高速數字信號同時接到兩個終端：被測模塊和測試模塊后插板，當兩個終端同時接入，必然引起高速信號傳輸過程中數據的不穩定和丟失;本文主要討論的是兩個終端不同時接入，即一個槽位多種用途的情況，此時另一個終端處于懸空的狀態，分析高速信號傳輸的信號完整性。
1系統結構及原理
本高速電路測試系統由12槽VPX插箱、待測試的高速數字電路模塊、測試模塊以及測試模塊后插板、示波器、仿真器和控制計算機組成，主要功能是實現待測試模塊的高速串行信號Serdes的測試，信號速率為1.25Gbps。測試系統設計時為了提高VPX槽位的復用性，在一些槽位將信號鏈路設計成單輸入多輸出的模式，待測高速模塊在VPX上有路Serdes信號，測試模塊在VPX總線上有路Serdes信號，引到后插板的有路Serdes信號。
測試模塊插在VPX插箱XS4槽時有路Serdes信號連接到VPX插箱另一槽位XS5，其中，引到后插板的信號與連接到另一個槽位的信號中有兩路是重疊的。當測試模塊插在XS12槽位時，與其它任意槽位沒有互連，XS12是全獨立槽位，僅實現給測試模塊和其后板供電以及將前板的路Serdes高速信號連接到后插板的功能。本文通過測試模塊和其后板分別插在XS4槽位和XS12槽位出現的不同現象進行對比分析。
2高速信號測試完整性分析
高速信號測試需要針對被測板從前面板以及連接器上輸出或者輸入的高速信號測試需求進行分析，明確被測通道數量以及速率，設計匹配的VPX背板。高速VPX背板不同于普通電路板，具有高密度、高速率、負載重、連接器密集、信號拓撲結構復雜的特點12。被測板卡與測試模塊利用高速VPX背板實現信號互連和通信，會引入一定的互連延遲，延遲會導致高速信號測試時出現時序問題、信號發生損耗、傳輸線效應以及串擾、噪聲等信號完整性問題。
在1.25Gbps高速信號測試系統中，其VPX背板涉及1.25Gbps高速數字信號以及它們的各次諧波信號，對信號完整性要求高，設計好的VPX背板的關鍵是解決上述信號完整性問題，這也是保證高速信號測試系統正常運行的關鍵。對于高速信號測試(1.25Gbps或更高的背板設計，宜采用串行點對點的LVDS(低電壓差分信號對技術。與單端數據傳輸方案相比，LVD提供的差分數據傳輸方案相比單端數據傳輸具有抑制共模噪聲、低功耗的特征，并且能夠傳輸更高的比特速率。
LVDS采用電流模式驅動器(CML)來發送數據，一般采用微帶線和帶狀線的傳輸線型式。兩種傳輸方式各有優缺點，微帶線傳輸更加適合于低速高密度的傳輸應用，在高速信號測試中如果要使用微帶線傳輸，就需要盡可能地縮短距離，并且加寬微帶線，從而減小損耗，増大噪聲容限，這種傳輸方式的優點是，微帶線不需要額外過孔，有利于放置終端匹配電阻，在信號測量時也較為方便;帶狀線傳輸信號時，高頻電流的電磁場均勻的分布在導帶的上下兩側，損耗小，相比于微帶線傳輸屏蔽效果更好，受到的干擾小，但在放置終端匹配電阻和信號測量時需要借助于過孔1316。
在高速信號測試中，相同傳輸速率、不同長度的背板，短背板相較于長背板，性能要更好一些相同長度的背板、相同傳輸速率，帶狀線和微帶線的性能相比較，帶狀線性能稍好一些;相同長度的背板、不同傳輸速率，信號傳輸速率越低，傳輸的性能越好。由此可知，針對固定速率的高速信號測試時，測試模塊與被測模塊盡可能是相鄰槽位的互連關系，或者前后插互連的關系，從而能夠保證在VPX背板上傳輸的距離最短，測試性能最好。另外，在高速信號測試中，阻抗匹配是非常重要的。LVD如果缺少較好的終端阻抗匹配，那么高速信號將從差分信號線的傳輸終端反射回來，產生共模噪聲，形成了高速信號的傳輸線上的電磁干擾輻射，對后繼傳輸的信號產生一定的干擾，影響最終測試效果。
為了防止這種阻抗不匹配導致的反射的發生，LVDS在設計中增加一個跨接在差分信號線上的100Ω±20Ω終端電阻，用來匹配實際傳輸線的差分阻抗，減小差分對之間的線間距可以抑制接收端的共模噪聲[1722]。差分線最佳的設計方案是固定差分線之間的線距，并且將線距設為最小值，然后通過調整線寬，從而來控制差分阻抗。以下分別針對單一輸出端阻抗失配和多個輸出端阻抗失配兩種情況展開信號完整性分析。
2.1單一輸出端阻抗失配的完整性分析
當信號沿傳輸線傳播時，其路徑上的每一步都有相應的瞬態阻抗。對高速信號進行測試時，被測模塊產生高速信號，信號經由傳輸線傳輸，當路徑中出現阻抗不連續的情況時，就會發生輸入的一部分信號的能量從阻抗不連續的端點沿原傳輸線路傳遞回去的情況，產生信號反射的現象，發射能量的大小與阻抗失配的程度有關，阻抗失配程度小，反射程度就小，反之，阻抗失配程度越大，反射程度就越大。反射的結果對數字信號表現為過沖和下沖現象[23]。
高速信號傳輸距離過長，阻抗失配過大，信號過沖就會越大。從理論上分析，傳輸線是由無數個電感和電容組成，其中，它的固定的阻抗值即為特征阻抗。
2.2多個輸出端阻抗失配的完整性分析
電路設計時常會出現分支使得信號到達多個輸出端，兩個輸出端若都存在阻抗不匹配的現象，那么此時有兩個反射信號，若兩個輸出端的阻抗不匹配均比較嚴重，就會導致入射端的信號徹底失真。為了防止這種現象的出現就需要實現多個輸出端的阻抗匹配2425。
3實驗結果與分析
3.1誤碼率測試
對測試板到后插板的三路Serdes信號分別進行loopback自回環模式誤碼率測試、非獨立槽位外部回環模式誤碼率測試和獨立槽位外部回環模式誤碼率測試。內部自回環測試時，修改loopback控制邏輯，實現系統loopback寄存器的配置，數據利用內部LPBK鏈路，完成從設備自身發射端x端口自回環loopback到設備自身的接收端Rx端口。
三路高速信號通信的速率是1.25Gbps，自回環通信數據量達到1.411，誤碼率測試結果說明這三個高速接口的內部回環數據收發穩定可靠。在非獨立槽位外回環測試時，Serdes1和Serdes2兩路信號不僅與后出線板連接，還與相鄰槽位有連接，雖然此時被測模塊沒有插入這個槽位，可以通過結果發現這兩路高速信號受到了嚴重的影響，誤碼率高達2.5e(在收發數據量為1.7e11時)，而另一路高速信號Serdes3由于沒有與其它槽位互連，信號質量不受影響。
將測試模塊和測試模塊后出線板前后對插入VPX獨立槽位中，即此時該槽位與其它槽位沒有互連信號，將測試板后出線板的光網口、光網口、光網口的收發端互聯，實現測試板后出的三路Serdes信號的外部回環，收發數據量達到1.4e11時誤碼率均滿足信號傳輸質量要求。經過誤碼率測試發現，自回環測試和獨立槽位外回環測試分別證明了高速接口自身設計和測試模塊前后板高速接口鏈路設計的信號質量良好，符合Serdes數據通信要求，然而，在非獨立槽位外部回環模式下，Serdes1和Serdes2由于同時與兩個終端互連，盡管其中一個終端未接入模塊，即該終端處于懸空的模式，信號質量也受到了影響，誤碼率大大地提高了，不符合Serdes數據通信的要求。
3.2眼圖測試
測試模塊后出的三路Serdes高速信號可以通過光電轉換探頭接到高速示波器上，基于IBERTConsole的分析結果，在非獨立槽位上，后出的三路Serdes高速信號中，Serdes3信號除了從前板引出到后板外，沒有與其它槽位互連，信號質量相較于Serdes1、Serdes2的高速信號質量要好很多。
由于高速信號從前板到后板再到示波器，傳輸距離過長，存在信號過沖(過沖就是第一次出現的峰值谷值要超出已經設定的電壓)的現象。眼高EyeHeight為8.9uW，眼寬EyeWidth為730ps，除了因為存在過沖導致眼圖出現部分失真外，眼高和眼寬較大，信號質量較好。從中可以發現信號存在明顯的失真，此時眼圖已經看不到“眼睛”的圖案了，眼寬這個參數值示波器已然得不到，這個接口的Serdes高速信號的信號質量很差。
4結束語
在高速信號測試時，首先利用LVDS提供的差分數據傳輸方案設計測試背板，保證高速信號測試的低損耗，有效抑制共模噪聲。并且，測試模塊與被測模塊盡可能是相鄰槽位的互連關系，或者前后插互連的關系，從而能夠保證在VPX背板上高速信號傳輸的距離最短，測試性能最好。LVDS在設計中增加一個跨接在差分信號線上的100Ω±20Ω終端電阻，用來匹配實際傳輸線的差分阻抗，減小差分對之間的線間距可以抑制接收端的共模噪聲。差分線最佳的設計方案是固定差分線之間的線距，并且將線距設為最小值，然后通過調整線寬，從而來控制差分阻抗。
另外，信號反射是最常見的信號完整性問題，往往對系統性能產生嚴重的影響。通過前文的分析，可以發現，只是將VPX前板的信號引出到后插線板就已經會導致高速信號產生一定的過沖，對信號質量產生一定的影響，除非做好阻抗匹配的工作，削弱高速信號的反射現象，才會使得信號質量得到改善;如果此時再將該信號連接到別的VPX槽位將會使得信號產生嚴重的失真，這是測試時不能被接受的。因此，在測試時，不能將高速信號從前板引出到后板的同時連接到旁邊VPX槽位，同理，不能將測試模塊到被測模塊的已連接的VPX走線高速信號引出到后插線板，這樣會加重信號反射的危害，導致高速信號測試失敗。
參考文獻：
[1]黃震，高速電路信號完整性探討[J].艦船電子對抗，2010，3(3)：8789.
[2]高曉宇，楊龍劍，高速串行通道的信號完整性問題分析[J].通信技術，2013，46(6)：4447.
[3]張昌駿高速串行設計的強大工具——眼圖醫生[J].電子測試，2009(6):7883.
[4]BOGATINE.信號完整性分析[M].李玉山，李麗平譯北京電子工業出版社，2005.
[5]張華高速互連系統的信號完整性研究[D].南京東南大學，2005:18.
作者：王瑩王燕曹子劍
轉載請注明來自發表學術論文網：http://www.cnzjbx.cn/jjlw/29190.html
